기초회로실험 전가산기 결과보고서

기초회로실험 전가산기 결과보고서

기초회로실험 전가산기 결과보고서.docx

본문 기초회로실험 결과보고서 *** 전가산기실험 * 전가산기란? - 세 개의 입력 단자와 두 개의 출력 단자를 갖고, 입력 신호의 합과 자리 올림 수를 출력 신호로 나타내는 논리 회로를 말한다. * 회로도 * 전가산기의 truth table 00 01 11 10 0 0 1 0 1 1 1 0 1 0 * 카르노맵 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 00 01 11 10 0 o o 1 9 1 0 1 1 1 합 (sum bit) - 자리올림 (carry-out) * 논리식(부울식) Sum bit : Carry-out : 하고 싶은 말 좀 더 업그레이드하여 자료를 보완하여, 과제물을 꼼꼼하게 정성을 들어 작성했습니다. 위 자료 요약정리 잘되어 있으니 잘 참고하시어 학업에 나날이 발전이 있기를 기원합니다 ^^ 구입자 분의 앞날에 항상 무궁한 발전과 행복과 행운이 깃들기를 홧팅 키워드 실험, 회로, 결과, 산기, 전가, 기초