연산자 결과보고서

연산자 결과보고서

연산자 결과보고서.docx

본문 디지털논리회로 결과보고서 연산자 실험회로도 회로도 분석 a회로는 반가산기로 b회로는 전가산기이다. c회로는 반감산기이고 d회로는 전감산기이다. 반가산기는 이진법으로 표시된 두 개의 수를 더하는 가산기이다. 입력 A,B를 더해서 나오는 합 S와 자리올림 C는 A,B 입력으로 하여 각각 XOR 게이트와 AND 게이트를 통과시켜 얻은 출력에 해당한다. 따라서 반가산기의 회로는 그림 (a)와 같게 된다. 전가산기는 A,B 두 개의 수와 전단의 자리올림 Ci를 더해주는 가산기이다. 이 때는 A, B를 반가산기로 더해서 나온 합 S와 전단의 자리올림 Ci를 다시 한번 반가산기로 더하여 전가산기의 합을 얻는다. 이 때 두 번째 반가산기에서 나오는 자리올림은 첫 번째 반가산기로 더하여 전가산기의 합을 얻는다. 이 때 두 번째 반가산기에서 나오는 자리올림은 첫 번째 반가산기에서 나오는 자리올림과 더해주어야 전가산기의 자리올림을 얻게 되며, 이 두 가지가 동시에 1이 되는 경우는 없으므로 OR 게이트를 사용하면 된다. 다음은 전가산기의 회로를 나타낸 것이다. 실 회로도 구성 회로도a 회로도 b 회로도 c 회로도 d 회로도 a는 반가산기이고 회로도 b는 회로도a인 반가산기로 더해서 나온 합 s와 전단의 자리 올림 ci를 다시 한번 반가산기로 더하여 전가산기의 합을 얻는과정이다. 회로도 a를 먼저 구성한 후 XOR게이트를 오른쪽에 하나 더 추가하여 회로도를 재구성하였다. 회로도 c는 반감산기이고 회로도 d는 전감산기로서 3개의 입력에 대한 감산기이다. 같은 방식으로 회로도 c를 먼저구성하고 시프트 레지스터를 연결하여 회로도 d를 구성하였다. 실 회로도 분석 회로도 a인 반가산기를 순차적으로 구성하고 각각의 사진을 찍은 모습이다. 입력 A와 B가 있고 A,B를 더해서 나오는 합S와 자리올림 carry인 C는 A,B를 입력으로 하여 XOR게이트와 AND 게이트를 통과시켜 얻은 출력이다. 그 결과 값은 다음 도표와 같게 되고 이를 실험을 통해 확인하였다. 입력 회로 a 반가산기 회로 c 반감산기 하고 싶은 말 좀 더 업그레이드하여 자료를 보완하여, 과제물을 꼼꼼하게 정성을 들어 작성했습니다. 위 자료 요약정리 잘되어 있으니 잘 참고하시어 학업에 나날이 발전이 있기를 기원합니다 ^^ 구입자 분의 앞날에 항상 무궁한 발전과 행복과 행운이 깃들기를 홧팅 키워드 회로, 회로도, 자리올림, 올림, 자리, 반가산기