디지털실험 CMOS TTL 발표 자료!

디지털실험 CMOS TTL 발표 자료!

[디지털실험] CMOS TTL 발표 자료!.ppt

본문 CMOS 란? 기본회로는 inverter로서 그림과 같이 p-channel FET와 n-channel FET로 구성되어있습니다. VDD는 +3 - 18 V 사이이고, low level은 0 V , high level은 VDD입니다. CMOS inverter의 동작원리를 이해하기 위하여 MOSFET의 특성을 정리해 보면 ① n-channel MOS는 gate-source 전압이 (+)일 때 전도된다. ② p-channel MOS는 gate-source 전압이 (-)일 때 전도된다. ③ gate-source 전압이 0 V 이면 off 된다. CMOS inverter 입력이 low가 되면 두 개의 FET gate 전압이 low가 된다. 이것은 p-channel FET의 source에 대하여서는 gate 입력이 -VDD이고, n-channel FET의 source에 대해서는 gate 입력이 0 V 이므로, p-channel FET는 on되고, n-channel FET는 off되므로 출력이 high가 된다. 반대로, 입력이 high가 되면 p-channel FET는 off되고, n-channel FET가 one되므로 출력은 low가 된다. 이 예에서 알 수 있는 바와 같이 두 개의 FET중 하나는 항상 off되므로 CMOS 게이트의 전력손실은 적은 편이다. CMOS 게이트의 장점은 적은 전력손실, 잡음여유도가 큰 점, 높은 package 밀도, 공급전압의 폭이 넓은 점 등이다. 하고 싶은 말 좀 더 업그레이드하여 자료를 보완하여, 과제물을 꼼꼼하게 정성을 들어 작성했습니다. 위 자료 요약정리 잘되어 있으니 잘 참고하시어 학업에 나날이 발전이 있기를 기원합니다 ^^ 구입자 분의 앞날에 항상 무궁한 발전과 행복과 행운이 깃들기를 홧팅 키워드 전력손실, 개의, 출력, 게이트, FET중, 공급전압